Very High Speed Hardware Description Language (VHDL) ist eine Hardware-Beschreibungssprache ( HDL) nach dem Standard IEEE 1076 für die Beschreibung und Simulation von digitalen Schaltungen mit Gattern, Logiken, Registern, Rechenwerken usw. Der systemunabhängige Sprachstandard VHDL arbeitet mit ereignisgesteuerter Zeitachse und kann Schaltungen mit vielen Millionen Logiken simulieren.
Die VHDL-Beschreibung einer Schaltung wird normalerweise zur Simulation oder zur Synthese der entsprechenden Hardware benutzt. VDHL wird im Gegensatz zu PALASM und ABEL für komplexe digitale Schaltungen eingesetzt.
VHDL-Entwürfe bestehen aus einzelnen Entwurfseinheiten (Design Units), wobei man zwischen primären und sekundären Entwurfseinheiten unterscheidet. Erstere definieren die extreme Sicht beziehungsweise die Schnittstelle eines VHDL-Moduls, während letztere die interne Realisierung des Moduls beschreiben. Zu den primären Entwurfseinheiten gehören die Baustein-, Paket- und Konfigurationsdeklarationen, zu den sekundären die Architektur- und Paketrümpfe.